

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-177828

(43)Date of publication of application: 27.06.2003

(51)Int.CI.

G05F 1/56

(21)Application number: 2001-375444

(71)Applicant: RICOH CO LTD

(22)Date of filing:


10.12.2001

(72)Inventor: FUKUMURA KEIJI

(54) CONSTANT CURRENT CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a constant current circuit having a current detecting circuit whose temperature dependency is small, whose output current detecting precision is satisfactory, and which can prevent the decrease of an output voltage or the occurrence of a thermal loss, keep the current ratio of output currents lo to currents Is for detecting output currents constant regardless of the output voltage and optimize the ratio of constant currents Ia to peak currents Ip according to requested specifications by inserting a resistance for detecting output current. SOLUTION: Series circuits to which resistances R1-R4 and PMOS transistors Q1-Q4 are serially connected are connected in parallel between a power supply voltage VDD and an output terminal OUT, and an arithmetic amplifier 2 controls the operations of PMOS transistors Q1-Q4 in order to set a voltage Vs of the connecting part of the resistance R1 and the PMOS transistor Q1 as a reference voltage Vref, and prescribed constant currents la are outputted from an output terminal OUT.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2003-177828 (P2003-177828A)

(43)公開日 平成15年6月27日(2003.6.27)

(51) Int.Cl.7

識別記号

G05F 1/56

310

FΙ

G05F 1/56

テーマコード(参考)

310D 5H430

310C

310T

審査請求 未請求 請求項の数5 OL (全 8 頁)

(21)出願番号

特顧2001-375444(P2001-375444)

(22)出顧日

平成13年12月10日(2001.12.10)

(71)出願人 000006747

株式会社リコー

東京都大田区中馬込1丁目3番6号

(72)発明者 福村 慶二

東京都大田区中馬込1丁目3番6号 株式

会社リコー内

(74)代理人 100062144

弁理士 青山 葆 (外1名)

Fターム(参考) 5H430 BB01 BB09 BB12 CO06 EE06

EE09 FF08 FF12 CC01 HH03


LB06

(54) 【発明の名称】 定電流回路

(57)【要約】

【課題】 出力電流検出用抵抗を挿入することによって出力電圧の低下や熱損失が発生することなく、出力電圧に関係なく出力電流 I oと出力電流検出用電流 I sとの電流比を一定に保つことができると共に、要求仕様に応じて定電流 I aとピーク電流 I pとの比を最適化することができ、温度依存性が小さく出力電流の検出精度のよい電流検出回路を有する定電流回路を得る。

【解決手段】 抵抗R1~R4とPMOSトランジスタQ1~Q4がそれぞれ対応して直列に接続された各直列回路が、電源電圧VDDと出力端子OUTとの間にそれぞれ並列に接続され、演算増幅器2が、抵抗R1とPMOSトランジスタQ1との接続部の電圧Vsが基準電圧VrefになるようにPMOSトランジスタQ1~Q4の動作制御を行って、出力端子OUTから所定の定電流しaが出力されるようにした。



【特許請求の範囲】

【請求項1】 負荷に対して所定の定電流を供給する定 電流回路において、

前記負荷に電流を供給する、抵抗とトランジスタが直列 に接続された複数の直列回路が並列に接続されてなる出 カ回路部と、

所定の基準電圧を生成して出力する基準電圧発生回路部 と、

前記出力回路部の所定の1つの直列回路における抵抗とトランジスタとの接続部の電圧が前記基準電圧発生回路部からの基準電圧になるように、前記出力回路部の各直列回路におけるそれぞれのトランジスタの動作制御を行う制御回路部と、を備えることを特徴とする定電流回路。

【請求項2】 前記出力回路部における各直列回路のそれぞれのトランジスタは、同一のトランジスタであることを特徴する請求項1記載の定電流回路。

【請求項3】 前記出力回路部における各直列回路のそれぞれの抵抗は、同じ抵抗値であることを特徴する請求項2記載の定電流回路。

【請求項4】 前記出力回路部の所定の1つの直列回路における抵抗は、他の各直列回路の抵抗よりも抵抗値が大きく、該他の各直列回路の抵抗は、それぞれ同じ抵抗値であることを特徴とする請求項2記載の定電流回路。

【請求項5】 前記出力回路部における各直列回路のそれぞれの抵抗は、金属材料からなる配線抵抗で形成されることを特徴とする請求項1、2、3又は4記載の定電流回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電流検出機能を備 えた定電流回路に関し、特に出力短絡時においても所定 の定電流を供給する定電流回路に関する。

[0002]

【従来の技術】図7は、従来の定電流回路の例を示した回路図である。図7の定電流回路100において、負荷回路110へ供給す出力電流10の大部分はPMOSトランジスタであるドライバトランジスタ101と並列に電流検出回路が接続されている。電流検出回路は、ドライバトランジスタ101と並列に接続された出力電流検出用抵抗105とPMOSトランジスタである出力電流検出用トランジスタ106との直列回路、所定の基準電圧Vrefを生成して出力する基準電圧発生回路107、及び演算増幅器108で構成されている。

【0003】演算増幅器108は、出力電流検出用抵抗105と出力電流検出用トランジスタ106との接続部の電圧Vsが基準電圧Vrefになるようにドライバトランジスタ101及び出力電流検出用トランジスタ106の動作制御を行い、出力端子OUTから所定の電流値

Iaをなす出力電流 Ioが出力されるようにする。このとき、ドライバトランジスタ101及び出力電流検出用トランジスタ106の各ゲートには、それぞれ同じ信号が入力される。このように、定電流回路100では、出力電流検出用抵抗105の電圧降下分で出力電流 Ioの電流値の検出を行う。このような定電流回路100は、米国特許第4553084号明細書で開示されている。【0004】

【発明が解決しようとする課題】ここで、定電流回路100は、出力電流検出用抵抗105と出力電流検出用トランジスタ106との接続部から得られる電圧Vsと基準電圧Vrefとを比較した結果である演算増幅器108の出力信号をドライバトランジスタ101のゲートにフィードパックする構成をなしている。このような定電流回路100において、負荷回路110の抵抗値を無限大からゼロまで変えた場合、すなわち出力端子0UTからの出力電圧Voを電源電圧VDDから0Vまで変えた場合の出力電流10の変化について考える。

【0005】ドライバトランジスタ101のドレイン・ソース間電圧から出力電流検出用抵抗105の電圧降下分を引いた値が出力電流検出用トランジスタ106のドレイン・ソース間電圧となる。出力電圧Voが電源でレイン・ソース間電圧となる。出力電圧Voが電源では、すなわちドランジスタ101と出力電圧が小トランジスタ101と出力電圧が小トランジスタ101と出力電圧の差を無視することができない。これに対して、出力電圧Voが0Vの場合、ドライバトランジスタ101と出力電圧がおいまとができない。これに対して、出力電圧がが0Vの場合、ドライバトランジスタ101と出力電圧が共にほぼ電源電圧VDDとなって等しいと考えられることから、出力電流検出用抵抗105に流れる電流1sと出力電流10との比が出力電圧Voに応じて変わるという問題があった。

【0006】図7の定電流回路100における出力電圧 Voと出力電流 Ioとの関係例を図8に示す。なお、図8(a)は、電圧 Vsと出力電圧 Voとの関係例を、図8(b)は、出力電圧 Voに対する電流 Is及び出力電流 Ioの特性例を示している。図8において、Vo=V DDのときは、Io=0であり、出力電圧 Voが低下するのに伴って、出力電流 Ioが増加する。出力電流 Ioの増加と共に出力電流検出用抵抗105と出力電流検出用トランジスタ106との接続部の電圧 Vsも増加する。

【0007】Vs=Vrefになると、演算増幅器108は、ドライパトランジスタ101及び出力電流検出用トランジスタ106に対してドレイン電流を減少させるように制御する。出力電流検出用トランジスタ106のドレイン電流が低下することによって、電圧Vsが一定に、すなわち電流1sが一定になり、ドライパトランジスタ101と出力電流検出用トランジスタ106のゲー

トサイズの比から出力電流। oが決まる。

【0008】しかし、図8で示すように、出力電圧Voが低下して電圧Vaになると出力電流Ioはピーク電流Ipという大きな値になる。出力電流検出用抵抗105、基準電圧Vref、及びドライバトランジスタ101と出力電流検出用トランジスタ106とのゲート幅比を決めることで定電流Iaとピーク電流Ipが決まってしまうというように自由度が少ないという問題があった。例えば、Ia=0.7A、Ip=0.9Aになるような仕様にするには、図7の定電流回路100では、出力電流検出用抵抗105、基準電圧Vref、及びドライバトランジスタ101と出力電流検出用トランジスタ101と出力電流検出用トランジスタ106とのゲート幅比を調整するだけでは定電流Iaとピーク電流Ipとの比を決めることが非常に困難であった。

【0009】また、出力電流検出用抵抗105のチップ 面積を小さくするためには拡散、ポリシリコン等の半導 体材料を使う必要があり、このような材料を使用すると 出力電流検出用抵抗105は抵抗値の温度依存性が大き くなり、その結果、出力電流検出用の電圧Vsも温度依 存性が大きくなるという問題があった。

【0010】これに対して、図9で示すように、電源電 圧VDDとドライバトランジスタ121のソースとの間 に出力電流検出用抵抗122を設けた定電流回路120 がある。定電流回路120において、演算増幅器123 は、ドライバトランジスタ121と出力電流検出用抵抗122との接続部の電圧が基準電圧発生回路124からの基準電圧Vrefになるようにドライバトランジスタ121の動作制御を行う。しかし、このような構成では、出力電流検出用に挿入した抵抗122によって出力電圧Voの低下や熱損失が発生するという問題があった。

【0011】本発明は、上記のような問題を解決するためになされたものであり、出力電流検出用抵抗を挿入することによって出力電圧の低下や熱損失が発生することなく、出力電圧に関係なく出力電流 | oと出力電流検出用電流 | sとの電流比を一定に保つことができると共に、要求仕様に応じて定電流 | aとピーク電流 | pとの比を最適化することができ、温度依存性が小さく出力電流の検出精度のよい電流検出回路を有する定電流回路を得ることを目的とする。

[0012]

【課題を解決するための手段】この発明に係る定電流回路は、負荷に対して所定の定電流を供給する定電流回路において、前記負荷に電流を供給する、抵抗とトランジスタが直列に接続された複数の直列回路が並列に接続されてなる出力回路部と、所定の基準電圧を生成して出力する基準電圧発生回路部と、前記出力回路部の所定の1つの直列回路における抵抗とトランジスタとの接続部の電圧が前記基準電圧発生回路部からの基準電圧になるよ

うに、前記出力回路部の各直列回路におけるそれぞれの トランジスタの動作制御を行う制御回路部とを備えるも のである。

【 O O 1 3 】 具体的には、前記出力回路部における各直列回路のそれぞれのトランジスタには、同一のトランジスタを使用するようにした。

【 O O 1 4 】また、前記出力回路部における各直列回路 のそれぞれの抵抗は、同じ抵抗値になるようにした。

【0015】前記出力回路部の所定の1つの直列回路における抵抗は、他の直列回路の抵抗よりも抵抗値が大きく、該他の各直列回路の抵抗は、それぞれ同じ抵抗値になるようにしてもよい。

【 O O 1 6】一方、前記出力回路部における各直列回路 のそれぞれの抵抗は、金属材料からなる配線抵抗で形成 されるようにした。

[0017]

【発明の実施の形態】次に、図面に示す実施の形態に基 づいて、本発明を詳細に説明する。図1は、本発明の第 1の実施の形態における定電流回路の例を示した図であ る。図1において、定電流回路1は、同じトランジスタ サイズのPMOSトランジスタQ1~Q4、抵抗R1~ R4、演算増幅器2及び所定の基準電圧Vrefを生成 して出力する基準電圧発生回路3を備えている。なお、 PMOSトランジスタQ1~Q4及び抵抗R1~R4が 出力回路部をなし、演算増幅器2が制御回路部をなす。 【0018】抵抗R1~R4とPMOSトランジスタQ 1~Q4がそれぞれ対応して直列に接続され、該各直列 回路は、電源電圧VDDと出力端子OUTとの間にそれ ぞれ並列に接続されている。演算増幅器2は、非反転入 カ端に基準電圧Vrefが入力されており、反転入力端 に抵抗R1とPMOSトランジスタQ1との接続部から 出力電流検出用電圧Vsが入力され、出力端はPMOS トランジスタQ1~Q4の各ゲートにそれぞれ接続され ている。出力端子OUTと接地電圧との間に負荷回路1 Oが接続され、定電流回路1は、出力電流 I o を負荷電 流として該負荷回路10に出力する。

【0019】このような構成において、抵抗R1は出力電流Ioを検出するための抵抗をなし、PMOSトランジスタQ1は、出力電流Ioを検出するためのトランジスタをなす。演算増幅器2は、出力電流検出用抵抗R1と出力電流検出用トランジスタQ1との接続部の電圧Vsが基準電圧VrefになるようにPMOSトランジスタQ1~Q4の動作制御を行い、出力端子OUTから所定の定電流Iaが出力されるようにする。

【0020】ここで、抵抗R1~R4が同じ抵抗値である場合について説明する。抵抗R1~R4の各抵抗値が等しいことから、出力電流Ioを4等分した電流が各PMOSトランジスタQ1~Q4にそれぞれ流れ、各PMOSトランジスタQ1~Q4のソース電圧はそれぞれ等しい。PMOSトランジスタQ1のソース電圧が出力電

流検出用電圧Vsとなり、演算増幅器2は、該出力電流 検出用電圧Vsが基準電圧VrefになるようにPMO SトランジスタQ1~Q4の動作制御をそれぞれ行い、 出力端子OUTから所定の定電流Iaが出力されるよう にする。このとき、PMOSトランジスタQ1~Q4の 各ゲートには、それぞれ同じ信号が入力される。このよ うに、定電流回路1では、抵抗R1の電圧降下分で出力 電流Ioの電流値の検出を行う。

【0021】図1の定電流回路1における出力電流Iのと出力電流検出用電流Isの特性例を図2に示す。図2において、Vo=VDDのときは、Io=Oであり、出力電圧Voが低下するのに伴って、負荷電流Ioが増加する。負荷電流Ioの増加と共に出力電流検出用電圧Vsも増加する。Vsも増加し、出力電流検出用電圧Vsも増加する。トランジスタQ1~Q4に対してドレイン電流を減少させるように制御する。PMOSトランジスタQ1~Q4の各ドレイン電流が低下することによって、出力電流をリンンように制御する。PMOSトランジスタQ1~Q4の各ドレイン電流が低下することによって、出力電流を出力電流が出力電流が出力電流が出力電流が出力電流Ioの定電流Iaとなるで示すように、出力電圧Voに対して定電流Iaとなる出力電流Ioの特性を得ることができる。

【0022】ここで、図1で示した定電流回路1の集積化を行う上でのレイアウトについて説明する。抵抗R1~R4は、配線抵抗で形成され、該配線抵抗のレイアウト形状を同一にすることによって、抵抗値を同一にすることができる。例えば、PMOSトランジスタQ1~Q4において、最小単位のトランジスタをセルとしてアレイ状に並べることで可能である。使用される配線としてはポリシリコン、拡散、アルミ配線等があるが、トランジスタのソース・ドレイン部の接続にはアルミ配線を使

 $Id = (\beta/2) \times \{2 \times (Vgs - Vth) \times Vds - Vds^2\} \dots (1)$

[0025]

但し、(1)式において、Vgsはゲート・ソース間電圧を、Vdsはドレイン・ソース間電圧を、Vthはしきい値電圧をそれぞれ示し、 β は、下記(2)式で表される定数である。

 $\beta = \mu p \times C \circ x \times W / L \cdots (2)$

(2) 式において、 μ pはPMOSトランジスタにおけ

 $Rd = 1/(1 d/V ds) = 1/{\beta \times (V g s - V t h - V d s)}$

... (3)

 用することができる。セル構造をしたPMOSトランジスタQ1~Q4をアレイ状に並べることによって、アルミ配線を使用しながら抵抗R1~R4のマッチングを行うことができる。出力電流検出用電圧Vsは、PMOSトランジスタQ1のドレインにおける出力端子OUTに最も近い所から取り出すようにすればよい。

【0023】次に、抵抗R1の抵抗値が抵抗R2~R4の抵抗値よりも大きい場合について説明する。なお、抵抗R2~R4の抵抗値は同じものとする。図4は、このようにした場合の定電流回路1における出力電圧VoとPMOSトランジスタQ1、Q2の各ドレイン電流を示し、PMOSトランジスタQ1のドレイン電流を示し、Id2は、PMOSトランジスタQ2のドレイン電流を示している。なお、PMOSトランジスタQ3及びQ4の各ドレイン電流は、PMOSトランジスタQ2と同じであることから、PMOSトランジスタQ2を例にして説明する

【OO24】Vo=Vaで出力電流検出用電圧Vsが基準電圧Vrefに達し、Vo<VaではVs=Id1×R1(抵抗R1の抵抗値)で一定となり、すなわちドレイン電流Id1が定電流となるように演算増幅器2の出力電圧が変化する。次に、Vo>Vaの領域では、PMOSトランジスタQ1及びQ2の各ゲートVgはそれぞれOVになる。出力電圧Voが電源電圧VDDから電圧Vaまで低下するのに伴ってドレイン電流Id1及びId2はそれぞれ直線的に増加する。このときのドレイン電流Id1及びId2といった各ドレイン電流Id1及びId2といった各ドレイン電流Id1及びId2といった各ドレイン電流Id1次で示したリニア領域におけるMOSトランジスタの式で表される。

る移動度を、Coxはゲート絶縁膜の単位面積当たりの容量を、WはMOSトランジスタのゲート幅を、LはMOSトランジスタのゲート帳をそれぞれ示している。

【0026】前記(1)式から、MOSトランジスタにおけるリニア領域でのソース・ドレイン間抵抗Rdを求めると下記(3)式のようになる。

1-0.05=3.95となり、ドレイン・ソース間電圧 Vdsの影響が微小であることから、Rd1 = Rd2と することができる。

【0028】次に、図4で、PMOSトランジスタQ2のドレイン電流 I d 2が、V o = V a T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c T c

が常時 0 Vになって電流制限が行われない場合に示す出力電圧 V o とドレイン電流 I d 1 との関係例をそれぞれ示している。

【0029】図5において、抵抗R1の抵抗値をR1とすると、Vo<VaでId1=I1=(VDD-Vs)/R1=(VDD-Vref)/R1となるために、PMOSトランジスタQ1のゲート電圧Vgが減少するが、そのようすを4本の破線で示している。図5の破線はドレイン電流Id1を示すものであるが、PMOSトランジスタQ1のドレイン・ソース間電圧Vds、例えば図5のA点に、PMOSトランジスタQ1とQ2とのドレイン・ソース間電圧の差ΔVdを加えたE点でドレイン電流Id2を読み取ることができる。

【0030】PMOSトランジスタQ1のゲート電圧Vgが減少するに伴ってドレイン電流Id1がA点、B点、C点、D点と移動するのに対応して、PMOSトランジスタQ2のゲート電圧Vgも同様に減少し、ドレイン電流Id2はE点、F点、G点、H点と移動する。PMOSトランジスタQ1のドレイン・ソース間電圧Vdsが大きくなってもΔVdの最大値が基準電圧Vref

であるためである。なお、ドレイン電流 I d 2 において、 E 点の値になるときは、ドレイン電流 I d 1 が A 点の値を示す出力電圧 V o のときであり、同様に F ~ H 点の値になるときは、ドレイン電流 I d 1 が対応する B ~ D 点の値を示す出力電圧 V o のときである。

【0031】ドレイン電流 I d 2の値がE 点からH 点に低下するようすが、図4におけるピーク電流 I p から電流 I 2に低下する変化を示している。ピーク電流 I p と定電流値 I 1との差は図5のA 点とE 点の電流差であるが、これはΔ V d に比例する。図6は、抵抗R 1, R 2及びPMOSトランジスタ Q 1, Q 2の等価回路を示した図であり、図6を用いてΔ V d について説明する。

【0032】図6において、Rd1はPMOSトランジスタQ1の等価抵抗を、Rd2はPMOSトランジスタQ2の等価抵抗を示し、VR1は抵抗R1の両端電圧を、VR2は抵抗R2の両端電圧をそれぞれ示している。等価抵抗Rd1の両端電圧をV1とし、等価抵抗Rd2の両端電圧をV2とすると、電圧V1及びV2は下記(4)及び(5)式のようになる。

$$V1 = VSW \times \{Rd/(Rd+R1)\}$$
 (4)

$$V2 = VSW \times \{Rd/(Rd+R2)\}$$
.....(5)

但し、R2は抵抗R2の抵抗値を示し、VSW=VR1 +V1=VR2+V2である。なお、前記(4)及び(5)式において、PMOSトランジスタQ1及びQ2 の各等価抵抗Rd1,Rd2は等しいことから、該各等

価抵抗をRdとしている。

【OO33】前記(4)及び(5)式から、V2-V1 = Δ V d は、下記(6)式のようになる。

$$\Delta V d = V SW \times (R 1 - R 2) / (R d + R 1 + R 2 + R 1 \times R 2 / R d) \cdots$$
......(6)

また、R1>R2であることから、 $O<\Delta V d< V re$ fである。このように、ピーク電流 Ip と電流 I 1 との 差は $\Delta V d$ に比例し、 $\Delta V d$ は前記(6)式から抵抗 R 1 及びR2の抵抗値によって設定することができる。

【0034】次に、電流 | 1 と | 2 との差について説明する。MOSトランジスタにおける飽和領域でのドレイン電流 | d 1 及び | d 2 は、下記(7) 及び(8) 式のようになる。

I d 1 =
$$\beta$$
 (V g - VR 1 - V t h) 2/2.....(7)
I d 2 = β (V g - VR 2 - V t h) 2/2.....(8)

なお、前記(7)及び(8)式において、PMOSトランジスタQ1及びQ2の各ゲート電圧は等しいことから、それぞれのゲート電圧をVgとしている。

一定であるという条件から決まるため、前記(7)式からゲート電圧Vgを求めて前記(8)式に代入すると、ドレイン電流Id2は、下記(9)式のようになる。

【0035】ゲート電圧Vgは、ドレイン電流1d1が

$$|d2 = \{|d1|^{1/2} + (\beta/2)^{1/2} \times (VR1 - |d2 \times R2)\}^{2} \dots (9)$$

【0036】前記(9)式より、下記(10)式が成り 立つ。

$$1 d2 - 1 d1 = \Delta VR \times (2 \times \beta \times 1 d1) \frac{1}{2} + \beta \times (\Delta VR) \frac{2}{2} \dots$$

但し、ΔVR=VR1-VR2である。電圧VR1は (VDD-Vs) = (VDD-Vref)で一定であ り、VR2=R2×Id2であるから、(Id2-Id 1)は前記(10)式からR2によって決定される。 【0037】このように、ピーク電流 Ipと定電流 I1 との差、及び定電流 I1と定電流 I2との差は、抵抗R 1及びR2の各抵抗値で決めることができるため、出力 電流 I oは定電流 I 1 と定電流 I 2で表すことができ、ピーク電流 I p と定電流 I 1 との差を抵抗 R 1 及び R 2 の各抵抗値で決めることができる。実際の定電流回路では、PMOSトランジスタQ 2~Q 4 に相当するトランジスタを必要に応じて増やすことができ、この場合においてもピーク電流 I p とドレイン電流 I d 1 との差を抵抗 R 1 及び R 2 の各抵抗値で決めることできる。

【0038】一方、ピーク電流1pは、図5のE点の電

(11) 式のようになる。

流値であり、A点の電流値に比例することから、下記

 $Ip = (I1/VSW) \times (VSW + \Delta Vd)$

 $= 1.1 \times (1 + \Delta V d / V SW) \cdots (1.1)$

【0039】前記(11)式に前記(6)式のΔVdを f

代入すると、下記(12)式のようになる。

 $|p| = |1 \times \{1 + (R1 - R2) / (Rd + R1 + R2 + R1 \times R2 / Rd)\} \cdots$

..... (12)

【0040】ここで、従来の場合、例えば図7で示した 定電流回路100の場合、ピーク電流1pは、前記(1

のように示すことができる。

 $|p| = |1| \times \{1 + R1 / (Rd + R1)\} \dots (13)$

【0041】R1>R2、R1>0及びR2>0であるため、前記(12)式と(13)式の右辺中のカッコ内第2項を比較すると、(12)式の(R1-R2)は、

(13) 式のR1よりも小さく、(12) 式の(Rd+R1+R2+R1×R2/Rd)は、(13) 式の(Rd+R1)よりも大きい。したがって、図4のピーク電流 i pは、図7で示した従来の定電流回路100よりも小さいことが分かる。

【0042】このように、本第1の実施の形態における 定電流回路は、抵抗R1~R4とPMOSトランジスタ Q1~Q4がそれぞれ対応して直列に接続された各直列 回路が、電源電圧VDDと出力端子OUTとの間にそれ ぞれ並列に接続され、演算増幅器2が、抵抗R1とPM OSトランジスタQ1との接続部の電圧Vsが基準電圧 **VrefになるようにPMOSトランジスタQ1~Q4** の動作制御を行って、出力端子OUTから所定の定電流 I aが出力されるようにした。このことから、出力電流 検出用抵抗を挿入することによって出力電圧Voの低下 や熱損失が発生することなく、出力電圧Voに関係なく 出力電流 I o と出力電流検出用電流 I s との電流比を一 定に保つことができると共にピーク電流Ipを小さくす ることができ、更に温度依存性を小さくすることができ 出力電流の検出精度を向上させることができるため、所 定の定電流を精度よく供給することができる。

[0043]

【発明の効果】上記の説明から明らかなように、本発明の定電流回路によれば、制御回路部は、出力回路部の所定の1つの直列回路における抵抗とトランジスタとの接続部の電圧が基準電圧発生回路部からの基準電圧になるように各直列回路におけるトランジスタの動作制御をおけるトランジスタの動作制御をおけると直列の定電流を出力することができることができると共に、出力電流のピークに関係なったに保つことができると共に、出力電流のピークにとができると共に、出力電流のピークにとができると対できることができるとができる。所定の定電流を精度よく供給することができる。

【0044】また、出力回路部の所定の1つの直列回路

における抵抗は、他の直列回路の抵抗よりも抵抗値が大きく、該他の各直列回路の抵抗は、それぞれ同じ抵抗値になるようにしたことから、該2種類の抵抗値を設定することにより、要求された仕様に応じて出力電流における定電流値とピーク電流値との比を最適にすることができる。

2) 式においてR2=0とすればよく、下記(13)式

【0045】具体的には、出力回路部における各直列回路のそれぞれの抵抗は、金属材料からなる配線抵抗で形成されるようにした。このことから、出力回路部における各直列回路のそれぞれの抵抗において、抵抗値の温度係数を一定にすることができるため、出力電流検出値の温度特性を小さくすることができる。

【図面の簡単な説明】

【図1】 本発明の第1の実施の形態における定電流回路の例を示した図である。

【図2】 図1の定電流回路1における出力電圧Voに対する出力電流Ioと出力電流検出用電流Isの各特性例を示した図である。

【図3】 図1の定電流回路1における出力電流1oと 出力電圧Voとの関係例を示した図である。

【図4】 図1の定電流回路1における出力電圧Voに 対する各ドレイン電流 | d1, | d2のそれぞれの特性 例を示した図である。

【図5】 Vo=Va付近におけるドレインId1の特性例を示した図である。

【図6】 抵抗R1, R2及びPMOSトランジスタQ 1, Q2の等価回路を示した図である。

【図7】 従来の定電流回路の例を示した回路図である。

【図8】 図7の定電流回路100の出力電圧Voに対する電圧Vs、出力電流Io及び電流Isの各特性例を示した図である。

【図9】 従来の定電流回路の他の例を示した回路図である。

【符号の説明】

- 1 定電流回路
- 2 演算增幅器
- 3 基準電圧発生回路
- 10 負荷回路

R1~R4 抵抗

